Implementación mediante fpga's de un perceptrón multicapa entrenado con el algoritmo de backpropagation aplicando técnicas de computación paralela pipeline y arquitecturas sistólicas

  1. GADEA GIRONÉS, RAFAEL
Dirigida per:
  1. Antonio Mocholí Salcedo Director/a

Universitat de defensa: Universitat Politècnica de València

Fecha de defensa: 11 de de febrer de 2000

Tribunal:
  1. Ángel Sebastiá Cortés President/a
  2. José Luis Hueso Pagoaga Secretari/ària
  3. Pedro Joaquín Gil Vicente Vocal
  4. Manuel Ramón Mazo Quintas Vocal
  5. Eduardo Boemo Scalvinoni Vocal

Tipus: Tesi

Teseo: 79326 DIALNET

Resum

Esta tesis está encuadrada en aquellos estudios que han conducido a una implementación hardware digital de un tipo de red neuronal: el perceptrón multicapa, entrenado mediante el algoritmo de backprpagation. Se ha realizado una aportación a las versiones hardware del algoritmo de backpropagation, en una versión que aprota dos grados de paralelismo, uno conseguido mediante la utilización de una arquitectura sistólica y otro conseguido mediante la realización simultánea de las fases ascendente y descendente del algotimo, técnica que es absolutamente neuva para la versión on-line del algorimo de backpropagation. La red ha sido modelizada totalmente mediante un modelo VHDL independiente de la tecnología y totalmente aprametrizable según los siguientes aspectos; número de entradas, número de neuronas de la primera capa ocultan, número de neuronas de la segunda capa ocultan número de saldias, tipo de versión del algoritmo, tipo de función de activación on lineal empleada, resolución utilizada para los pesos y activaciones, etc. Dicha arquitectura, tras ser descrita, es evaluada en diferentes aspectos como son la velocidad de convergencia y las propidades de generalización (aplicando las técnica de leave-one-out) variando diferentes aspectos como: factor de aprendizaje, factor de momentum, nº de neuronas de la capa oculta, representación binaria o bipolar, aprendizaje on-line o on-batch; todo ello mediante simulación en VHDL. Todo esto era necesario para las subsiguientes comparaciones que se realizarían y para juzgar de por si la bondad o no de este tipo de arquitectura (coste y eficiencia de esta arquitectura, que son párametros típicos de caracterización de las arquitecturas sitólicas). También se analiza la velocidad de procesamiento de este tipo de neuronal (las conexiones calculadas por segundo y los pesos sinápticos actualizados por segundo). El resultado de todos estos análisis es el de haber conseg