Arquitectura basada en FPGAs para la detección de objetos en movimiento, utilizando visión computacional y técnicas PCA

Resumen

En esta tesis se plantea una nueva propuesta para la detección de objetos en movimiento dentro de una escena, mediante una plataforma de propósito específico construida en base a una FPGA ("Field Programmable Gate Array"). Este dispositivo además de encargarse de la captación y gestión de las imágenes en blanco y negro procedentes de un sensor CMOS, de resolución 1.2M píxeles, realiza la detección de nuevos objetos presentes en la escena mediante la aplicación de la técnica PCA (Análisis de las Componentes Principales). Los problemas más importantes que se plantean en una solución como la descrita en esta tesis son los relacionados con la implementación de la técnica PCA de forma íntegra en una PGA. El elevado número de operaciones que demanda la técnica PCA conlleva elevados tiempos de ejecución si se utilizan plataformas de procesamiento convencionales, normalmente de tipo secuencial. Por esta razón se ha desencadenado la adaptación de la técnica PCA para hardware reconfigurable. Para ello, se ha paralelizado la ejecución de las diferentes fases que forman el algoritmo PCA: cálculo de la matriz de covarianza, cálculo de autovectores, proyección y recuperación de imágenes al y desde el espacio transformado y detección de nuevos objetos. Con la solución propuesta e implementada en esta tesis se ha conseguido un sistema segmentado que alcanza un alto ratio de imágenes procesadas por segundo (aproximadamente 120 imágenes/sg). Para conseguir el diseño óptimo, tanto desde el punto de vista de exactitud como de velocidad, ha sido necesario encontrar el tamaño óptimo de los datos manejados por la FPGA. Para lograr esto, se ha realizado un estudio detallado de las diferentes posibilidades concluyendo que para una implementación de 18 bits codificados en coma fija se consigue una alta exactitud con un moderado de recursos internos de la FPGA. Todo el diseño implementado en la FPGA ha sido clodificado en VHDL, sin emplear ningún "core" comercial. Esto permite la portabilidad del sistema diseñado a cualquier FPGA.