Técnicas de cosimulación Hw/Sw para el diseño y verificación de sistemas CsoC

Abstract

Esta tesis presenta dos soluciones para el diseño y verificación de sistemas CsoC mediante técnicas de cosimulación hardware/software tomándose como caso práctico de aplicación de las propuestas realizadas el desarrollo de CsoC basados en el procesador Microblaze, La primera de las soluciones consiste en un entorno de cosimulación que permite la simulación de sistemas CsoC cuyos componentes se modelan mediante descripciones RTL, tratándose por tanto de una solución destinada a la verificación de la implementación final de este tipo de sistemas. Se ha realizado un estudio analítico que demuestra que, de las dos alternativas que puede tomar la estructura interna de un entorno de cosimulación (monoproceso o multiproceso), la estructura monoproceso es la más eficiente en términos de velocidad de simulación. La utilización de esta estructura ha obligado a resolver el problema relacionado con el uso simultaneo de las posibilidades de depuración del simulador hardware y los simuladores de procesador, aspecto tradicionalmente esgrimido para utilizar estructuras multiproceso que son menos eficientes. Dado que el modelado del procesador es un aspecto clave de todo entorno de cosimulación se ha prestado especial atención al simulador de procesador, desarrollándose tres versiones con el objetivo de obtener un equilibrio entre velocidad, flexibilidad y precisión. En las dos primeras se utilizan técnicas de simulación compilada dinámica basadas en caché de simulación, mientras que en la tercera se han aplicado técnicas de traducción binaria que mejoran drásticamente la velocidad de las dos anteriores, aunque solo garantiza la precisión de ciclo bajo determinadas condiciones. La integración con el entorno de las distintas variantes se realiza de una forma eficiente, aportándose además soluciones para reducir las penalizaciones debidas a la simulación de los ciclos bus generados por el modelo del procesador. La segunda delas soluciones propuestas complementa a la anterior y en ella se utilizan modelos TLM (no sintetizables) para modelar la comunicación entre los componentes, aumentando la velocidad respecto a la solución RTL y facilitando su aplicación a la realización de la exploración del espacio de diseño. El estudio realizado sobre los aspectos que influyen en la velocidad de simulación sirve como base para el desarrollo de modelos TLM con precisión de ciclos de los buses utilizados en los sistemas basados en Mciroblaze. Estos modelos se complementan con una serie de herramientas que permiten realizar un análisis cuantitativo de las prestaciones de cada una de las vicariantes arquitecturales que se evalúan durante la explotación del espacio de diseño.